Q&A-systemverilog中包含package出错-Unsupported SystemVerilog construct

Question:

使用Systemverilog，在module中包含其他package出现如下错误：

Error: Unsupported Systemverilog construct

found ‘package’ inside module before ‘endmodule’. ‘package’ inside ‘module’ is not allowed.

Answer:

解决方法如下：
1、有可能是把 include package 写在了module 和 endmodule之间了；需要把 include package写在 module定义之前或endmodule之后；

2、还有一种是在其他模块中少了 endmodule 关键字，这样也会导致这个模块出现这个错误，但实际上不是该模块的问题；